Distribúcia energie v systémoch na čipoch Správna energia na správnom mieste; Polovodičový dizajn;
11. september 2006, 9:38 | Ersin Beyret
V kroku na 65 nm sa štruktúry zmenšia, ale matrice zostanú v podstate rovnakej veľkosti ako pri 90 nm čipoch. To znamená, že je k dispozícii oveľa viac priestoru, ktorý bude určite zaplnený ďalšími a ďalšími komponentmi. Ako sú však dodávané s elektrinou?
Distribúcia energie v systémoch na čipe
V kroku na 65 nm sa štruktúry zmenšia, ale matrice zostanú v podstate rovnakej veľkosti ako pri 90 nm čipoch. To znamená, že je k dispozícii oveľa viac priestoru, ktorý bude určite zaplnený ďalšími a ďalšími komponentmi. Ako sú však dodávané s elektrinou?
Jedným z naliehavejších problémov v dizajne SoC (System-on-Chip) sú poklesy napätia, ktoré sa časom menia v napájaní jednotlivých funkčných blokov. Vedú k viac alebo menej závažným funkčným poruchám, ale tiež obmedzujú výkonnosť. Vo výsledku sa zvyšuje počet zodpovedajúcich simulácií a množstvo údajov, ktoré sa majú vyhodnotiť, a zvyšuje sa čas na to potrebný. Tieto simulácie sú drahé, ale sú jediným spôsobom, ako nájsť štrukturálne „zvyšky“ v rozvodnej sieti elektrickej energie, napríklad spojenia s vysokými hodnotami odporu, ktoré môžu pochádzať z kovoobrábania. Po odstránení takýchto artefaktov je potrebné simuláciu zopakovať - zbytočné iterácie sú vopred naprogramované.
Rozumným prístupom by bolo predbežné overenie distribučnej siete energie a až potom vykonanie simulácie poklesu napätia a elektromigrácie. To je možné dosiahnuť určitým formálnym overením, pri ktorom je možné kontrolovať tvrdenia (tvrdenia alebo predpoklady) nezávisle na vhodných skúšobných zariadeniach.
Pokles napätia s následkami
Distribúcia energie na čipe je problematická už pri 130 nm. Flip-chip balíčky problém zmierňujú, ale sú veľmi drahé. Aj tento proces balenia vyžaduje dôkladnú analýzu dizajnu. Tabuľka 1 zobrazuje niektoré príklady porúch týkajúcich sa distribúcie energie.
Najdôležitejšie otázky, na ktoré je potrebné odpovedať pri každom návrhu SoC, sú:
- Sú napájacie kolíky všetkých pevných makier (napr. RAM) správne pripojené k elektrickej sieti?
- Sú napájacie piny všetkých štandardných článkov správne pripojené k distribučnej sieti?
- Existujú chybné geometrie v elektrickej sieti?
Na zodpovedanie týchto otázok vývojári vykonávajú kontroly pravdepodobnosti simulácií napätia, kontrolujú výkyvy napätia s ohľadom na globálne problémy, hľadajú nejasné oblasti a berú do úvahy prostredie makier. Ak postupujete obzvlášť opatrne, vykonáte tiež du/dx analýzu výsledkov simulácie, aby ste našli silne lokalizované účinky.
Pomocou formálneho overenia mriežky však možno na tieto otázky odpovedať oveľa skôr a bez takýchto simulácií.
Tabuľka 1: Typické chyby týkajúce sa rozdelenia výkonu na čipe