Systémové návrhové napájanie studní FPGA; Zabudované vývojové nástroje; Electronicsnet
25. októbra 2011, 8:58 | od Jeffa Perryho
Vďaka veľkému počtu spotrebiteľov v moderných FPGA je návrh napájacích zdrojov pre tieto komponenty zodpovedajúcim spôsobom zložitý. Nestačí iba poskytnúť požadované napätie a prúdovú silu, pretože každý spotrebiteľ môže mať individuálne požiadavky na zvlnenie napätia, filtrovanie rušenia, oddelenie napájacích napätí a vlastnosti pozvoľného rozbehu. Vývojári musia často robiť kompromisy; Pri vážení pomáhajú špeciálne nástroje.
Veľká potreba energie spotrebiteľa si často vyžaduje použitie DC/DC spínacích regulátorov, pričom rušenie a zvlnenie napätia je potrebné udržiavať pod kontrolou. Okrem toho môže byť architektúra napájacieho zdroja navrhnutá takým spôsobom, že medzi vstupné napätie a regulátory bodu zaťaženia (PoL) je vložené jedno alebo viac stredných napätí.
Rozhodnutie prijať takéto riešenie môže mať zase dopad na efektívnosť, stopu a náklady na celkový návrh napájacieho zdroja. Okrem toho je možné jednotlivé napájacie zdroje optimalizovať, aby sa mohli implementovať vyššie technické špecifikácie. Online nástroj na návrh „Webench FPGA Power Architect“ od spoločnosti National Semiconductor môže byť užitočný pri hodnotení rôznych prístupov.
Na začiatku návrhu musí byť určené, ktoré požiadavky kladú príslušné FPGA na napájací zdroj. Táto úloha nemusí byť jednoduchá, pretože príslušné údaje nájdete vo veľkom množstve údajových listov a iných dokumentov. V stôl 1 zhrnúť dôležité špecifikácie napájania FPGA.
| elektrina | Odhad napájania, tabuľky, simulátor napájania | Rozmery, účinnosť, výroba tepla a náklady na napájaciu jednotku | Stanovenie spínacej frekvencie, optimalizácia komponentov |
| napätie | Dátový list FPGA, popis pinoutu | Hodnoty a tolerancie komponentov, zvlnenie jednosmerného prúdu, prechodové striedavé napätia, prekročenie a prekročenie | Komponenty s malými toleranciami, výstupné kondenzátory s nízkym ESR, kriticky tlmená regulačná slučka, simulácia systému |
| Rušenia | Dátový list FPGA, poznámky a poznámky pod čiarou | Poruchy prepínania, krížová regulácia medzi spotrebiteľmi | Prepínanie odľahčovacích sietí, interferenčné filtre, samostatné napájacie zdroje |
| Postupnosť, štartovacie vlastnosti | Dátový list FPGA, poznámky a poznámky pod čiarou | Spínacie efekty, zapínací prúd | Mäkký štart, sekvenčné IC |
Na určenie energetických požiadaviek každého spotrebiteľa poskytuje väčšina výrobcov obvodov FPGA takzvané „tabuľky na odhad výkonu“, pomocou ktorých je možné vypočítať spotrebu energie a zaťažovacie prúdy v závislosti od zdrojov použitých v obvodoch FPGA. Môžete tiež použiť sofistikovanejšie simulátory od výrobcov FPGA. Pre istotu by sa k takto odhadnutým prúdom záťaže mal pripočítať príplatok asi 25%.
Ďalšou požiadavkou je špecifikácia napätia spotrebiteľa, ktorú je možné spočiatku obmedziť na špecifikáciu minimálneho a maximálneho napätia v údajovom liste FPGA. Pre návrh napájacieho zdroja je však relevantných množstvo ďalších faktorov, napríklad posunutia v dôsledku siete spätnoväzbových odporov v napájacom zdroji, tolerancie odporu a tolerancie spätnoväzbovej referencie v ovládači.
Musí sa tiež vziať do úvahy zvlnenie spínacieho regulátora, pričom je dôležité rozlišovať medzi zvlnením statickým alebo jednosmerným prúdom a krátkodobým prekročením a prekročením. Ďalej môže byť prítomné prepínacie rušenie vysokej frekvencie (10 MHz alebo viac).
Obrázok 1: Krivky zobrazujú reakciu spínaného napájacieho zdroja simulovanú programom Webench FPGA Power Architect
Obrázok 1 ukazuje skok záťaže simulovaný programom Webench FPGA Power Architect. Je vidieť posunutie Vouta, statické zvlnenie a prekročenie a podhnutie. V prípade citlivých spotrebiteľov, ako sú napríklad funkcie PLL (slučka fázového zámku), môže byť na zníženie zvlnenia potrebný samostatný filter. Musí sa tiež rozhodnúť, či je možné k jednému napájaciemu zdroju pripojiť viac spotrebiteľov naraz, čo by znížilo náklady, alebo či je vhodnejšie samostatné napájanie (napríklad pre spotrebiteľov citlivých na rušenie).
Mäkký štart je vhodný na účely sekvenovania, aby sa zabezpečilo, že jedno napájacie napätie sa aktivuje za druhým a že nedochádza k žiadnym účinkom blokovania. Môže sa tiež použiť na obmedzenie zapínacieho prúdu a na zabezpečenie monotónneho zvýšenia napätia. Dizajnové nástroje, ako napríklad Power Architect, centrálne sprístupňujú potrebné informácie, hneď ako sa používateľ rozhodne pre konkrétne FPGA.
Architektúry napájania
Po určení požiadaviek na napájanie je potrebné zvoliť architektúru napájacieho zdroja. Môže byť výhodné poskytnúť jedno alebo viac stredných napätí medzi jednosmerným napätím na vstupnej strane a regulátormi PoL. Jedným z dôvodov je to, že v takom prípade potrebujete iba jeden regulátor so súčasťami pre vysoké napätie, ktoré sú zvyčajne nákladnejšie a zaberajú viac miesta. Okrem toho asynchrónne prevodníky buck s vysoko kvalitným MOSFETom na vysokej strane zvyčajne pracujú efektívnejšie pri vyšších pracovných cykloch.
Použitie prídavného medziľahlého regulátora na zníženie vstupného napätia môže preto zvýšiť celkovú účinnosť.
Obrázok 2: Tento diagram vygenerovaný programom Webench FPGA Power Architect ilustruje efektívnosť, priestorové požiadavky a náklady na komponenty rôznych architektúr napájania.
obrázok 2 porovnáva rôzne konfigurácie stredného napätia z hľadiska účinnosti a priestorových požiadaviek s nezmeneným vstupným napätím a výstupným výkonom. Variant úplne bez stredného napätia zvláda najmenej regulátorov, ale vyžaduje najviac priestoru a dosahuje najnižšiu účinnosť.
Najvyššiu účinnosť a najmenšie rozmery ponúka konštrukcia s dvoma medziobvodami 12 V a 5 V, ktoré sú umiestnené blízko napätia PoL. Po zvážení architektúry systému teraz záleží na tom, ako je možné jednotlivé návrhy spínacích prevodníkov optimalizovať, želania vyhovieť nízkym priestorovým požiadavkám, vysokej účinnosti a nízkym nákladom.
Spínacia frekvencia je tu veľmi rozhodujúcim faktorom. Vysoké spínacie frekvencie umožňujú použiť menšiu tlmivku, pretože intervaly spínania sú kratšie.
Dôsledkom je menšia stopa. Na druhej strane sa spínacie straty zvyšujú pri vysokých frekvenciách, čo ovplyvňuje účinnosť.
Náklady bývajú nižšie pri vyšších spínacích frekvenciách, pretože menšie komponenty sú zvyčajne lacnejšie. Naopak, nízka spínacia frekvencia znižuje spínacie straty, takže sa zvyšuje účinnosť. Aby sa zabránilo nadmernému zvýšeniu spínaných prúdov, je potom potrebný väčší tlmivka, ktorý príslušne zväčší základnú plochu.
Väčšia tlmivka môže tiež zvýšiť cenu. Optimalizácia jednotlivých zdrojov napájania s ohľadom na celkový stanovený cieľ ponúka možnosť rozsiahlej modularizácie celého systému napájania FPGA. Účinnosť systému je medzi 84% a 94% a priestorová potreba medzi 1,4 cm2 a 6,4 cm2. Cena sa pohybuje od 14,08 do 31,53 dolárov.
O autorovi:
Jeff Perry je senior manažér WEBENCH tímu v National Semiconductor.