UiMOR; Model riadenia verzie UC UCM, verzia 1

Princíp vyšetrovania:

Katedra elektrotechniky,

riadenia

Kalifornská univerzita - Riverside

absolventi:

Hai Wang, Duo Li, Boyuan Yan

financovanie:

Ďakujeme nasledujúcim finančným agentúram za ich štedrú podporu tomuto projektu.

· Národná vedecká nadácia, „CAREER: Career Development Plan: Behavioral Modeling, Simulation and Optimization for the One-Face Mixed System“, CCF-0448534 (CCF-0529754 a CCF-0731962, CCF -0830304 pre doplnky REU) 6/1/2005-5/31/2011. PI: Sheldon Tan.

Popis projektu

Zníženie zložitosti spočíva v znížení zložitosti prepojovacieho obvodu pri zachovaní presnosti pôvodných obvodov s cieľom stimulovať proces overovania v etape po usporiadaní. Rozdiel medzi parazitickou extrakciou a simuláciou po rozložení sa dokončí zvýšením počtu parazitických komponentov (odpor, kapacita, vlastná a vzájomná indukčnosť) potrebných na modelovanie fyzickej reality vzájomných prepojení obvodov, substrátov, balíkov (pozri obrázok 1). Zníženie zložitosti obvodov sa stáva nevyhnutným, pretože zložitosť nanometrických integrovaných obvodov, najmä nevyhnutných prepojovacích parazitov, rastie veľmi rýchlo (takmer exponenciálne). To je určené požiadavkami na pozorovanie jemnejších úrovní fyzikálnych efektov, aby sa dalo presne overiť čoraz intenzívnejšie konštrukčné problémy, ako je šum, integrita signálu, krížová väzba, dokonca aj kvantové efekty, ako technológie napredujú. pod 100 nm. Masívne parazitické extrakty môžu dnes významne znížiť výkon komerčných simulačných nástrojov na úrovni SPICE. Nadmerný čas simulácie vedie k dlhým časom návrhu a veľkým rozpočtom simulačných nástrojov.

Techniky redukcie lineárnych vzájomne prepojených obvodov boli v minulosti rozsiahlo študované a bolo navrhnutých veľa techník. Existujúce techniky, napríklad metódy založené na párovaní momentov, sa používajú hlavne na výpočet oneskorení prepojenia a šumov spojenia v digitálnych obvodoch. Tieto techniky nemajú presnosť vysokofrekvenčných rozsahov požadovaných pre modelovanie analógových, zmiešaných a RF obvodov. Tiež redukované modely vo formátoch obvodovej matice nemožno ľahko transformovať do formátu na úrovni obvodu kompatibilného s všeobecným formátom SPICE na úrovni obvodu. Tieto redukčné metódy je potrebné integrovať do existujúcich nástrojov na synchronizačnú analýzu, aby sa mohol vypočítať iba oneskorenie a šum prepojení. V súčasnosti veľké spoločnosti EDA neponúkajú samostatné redukčné nástroje, aj keď existuje počiatočné úsilie zamerané na riešenie tohto rozvíjajúceho sa trhu.

stan/project/uimor/uimor_main_files/image001.png "/> Obrázok 1 Nové toky overovania po rozložení

UiMOR je nový nástroj na zníženie zložitosti obvodov vyvinutý spoločnosťou MSLAB na univerzite UC Riverside. UiMOR je nástroj na zníženie zložitosti obvodov. Môže dosiahnuť presnú redukciu pre široký rozsah širokopásmových frekvencií so zanedbateľnou stratou presnosti a je vhodný pre modely analógový/zmiešaný signál/pamäť. Funguje dobre aj pri tradičných výpočtoch oneskorenia a šumu v digitálnych obvodoch.

Cieľom UiMOR je znížiť množstvo údajov v zozname netlistov; znižovanie pamäťovej stopy. Vďaka tomu môže simuláciu urýchliť bez toho, aby sa znížila presnosť simulácie. UiMOR môže využívať prepojovacie obvody modelované ako RC/RLC obvody a vyrábať redukované RC/RLC obvody vo formáte SPICE. Dizajnéri môžu určiť požadovaný frekvenčný rozsah, v ktorom budú redukované modely správne, v „analógovom“ modeli, aby došlo k presnej redukcii.

UiMOR má oproti existujúcim redukčným technikám niekoľko funkcií a výhod:

  • Skutočne technika redukcie SPICE-in, SPICE-out a sú SPICE kompatibilné.
  • Dokonale zapadajú do existujúceho postupu overovania po rozložení.
  • Prvá technika redukcie širokopásmového pripojenia pre digitálne, analógové/zmiešané/RF modely.
  • Môže dosiahnuť 10-100-násobný redukčný pomer a je vysoko efektívny pre RC obvody s veľmi nízkou stratou presnosti.
  • Vysoko škálovateľné a efektívne na zníženie prepojovacích obvodov s miliónmi uzlov.

Redukčné techniky vyvinuté v UiMOR majú potenciál mať okamžité dopady na komunitu návrhárov čipov VLSI, pretože môžu znížiť čas na overenie návrhu čipov VLSI, najmä pre analógové, zmiešané signálne a RF obvody, v etapách po rozložení. Krátky čas simulácie sa môže priamo prejaviť na zvýšenej efektívnosti a úsporách v rozpočtoch simulačného nástroja a celkových nákladoch na návrh, pretože je potrebných menej licencií a je možné spustiť viac simulácií pre každý projekt.

VSCLAB od UCR vedie výskumné úsilie v oblasti komplexných techník redetekcie zložitých obvodov a v posledných rokoch sme vyvinuli niekoľko pokročilých techník redukcie obvodov. Program UiMOR bol vyvinutý s cieľom osobitne sa zaoberať otázkami znižovania analógových signálov/zmiešaných signálov/pamäte/FPGA a dúfame, že môže priniesť viditeľné výhody komunitám pre výskum, vývoj a dizajn CAD.

Stiahnutie softvéru

Softvérový balík, ktorý obsahuje spustiteľnú verziu (Linux redhat verzia 2.6.18-53.1.4.e15) UiMOR v1.0, užívateľskú príručku a niekoľko príkladov, nájdete tu .

Prípadné problémy, chyby a komentáre k UiMOR-u pošlite Sheldonovi Tanovi na [email protected] .

Relevantné publikácie

B1. Sheldon X.-D. Tan a Lei He, Advanced Model Order Reduction Techniques for VLSI Models, Cambridge University Press, 2007, ISBN-13 978-0-521-86581-4, ISBN-10 0-521-86581.